LPC2388FBD144K ARM7 LPC2300 Mikrokontroler IC 16/32-bit 72MHz 512KB (512K x 8) FLASH

LPC2388FBD144K ARM7 LPC2300 Mikrokontroler IC 16/32-bit 72MHz 512KB

(512K x 8) FLASH

Opis

Mikrokontroler LPC2388 jest oparty na 16-bitowym/32-bitowym procesorze ARM7TDMI-S z emulacją w czasie rzeczywistym, która

łączy mikrokontroler z wbudowaną pamięcią flash o dużej prędkości 512 kB.

Interfejs i unikalna architektura akceleratora umożliwiają wykonywanie 32-bitowego kodu przy maksymalnej częstotliwości zegarowej.

W przypadku krytycznej wydajności w rutynach usługi przerywania i algorytmach DSP zwiększa to wydajność do

W przypadku aplikacji o krytycznym rozmiarze kodu alternatywny tryb 16-bitowy zmniejsza

LPC2388 jest idealny do wielozadaniowych serii

Włącza 10/100 Ethernet Media Access Controller (MAC), USB

urządzenie/gospodarz/OTG z 4 kB pamięci RAM punktu końcowego, cztery UART, dwa kanały CAN, interfejs SPI, dwa

Synchronous SerialPorts (SSP), trzy interfejsy I2C-bus, interfejs I2S-bus i pamięć zewnętrzna

Ta mieszanka seryjnych interfejsów łączności w połączeniu z anon-chipem 4 MHz

oscylator, SRAM o pojemności 64 kB, 16 kB SRAM dla Ethernet, 16 kB SRAM dla USB i ogólnego użytku,

Wraz z 2kB zasilanej baterią SRAM sprawiają, że urządzenie to jest bardzo odpowiednie dla bram komunikacyjnych.

różne 32-bitowe zegarki, ulepszony 10-bitowy ADC, 10-bitowy DAC, jednostka PWM, CAN

Jednostka sterująca i do 104 szybkich linii GPIO z maksymalnie 50 krawędziami i do czterech poziomów czułości zewnętrznej

Interruptpiny sprawiają, że mikrokontrolery te są szczególnie odpowiednie do kontroli przemysłowej i systemów medycznych.

Cechy

• Procesor ARM7TDMI-S, działający z prędkością do 72 MHz.
• Do 512 kB pamięci programu flash na układzie z oprogramowaniem wewnętrznym (ISP) i aplikacją wewnętrznąMożliwości programowania (IAP). Pamięć programu flash znajduje się na przycisku ARMlocal w celu uzyskania dostępu do procesora o wysokiej wydajności.
• 64 kB pamięci SRAM na lokalnej szybie ARM dla dostępu do procesora o wysokiej wydajności.
• 16 kB SRAM dla interfejsu Ethernet.
• 16 kB SRAM do ogólnego użytku DMA, dostępny również za pomocą USB.
• System z podwójnym zaawansowanym wysokiej wydajności autobusem (AHB), który zapewnia równoczesne Ethernet DMA, USB DMA i wykonywanie programów z błysku na układzie bez żadnej zależności między tymi funkcjami.Most bus umożliwia Ethernet DMA dostęp do innych podsystemów AHB.
• EMC zapewnia wsparcie dla urządzeń statycznych, takich jak pamięć flash i SRAM, a także urządzeń peryferyjnych zmapowanych poza pamięcią chip.
• Advanced Vectored Interrupt Controller (VIC), obsługujący do 32 wektorowych przerw
• Kontroler DMA ogólnego przeznaczenia (GPDMA) na AHB, który może być używany z interfejsami seryjnymi SSP, portem bus I2S i portem karty Secure Digital/MultiMediaCard (SD/MMC),oraz dla transferów pamięci do pamięci.
• Interfejsy seryjne:
• Ethernet MAC z powiązanym sterownikiem DMA.
• Urządzenie/gospodarz/OTG USB 2.0 z wbudowanym na układzie PHY i powiązanym sterownikiem DMA.
• Cztery UART z częstotliwością generowania baudów, jeden z modemem, jeden z obsługą IrDA, wszystkie z FIFO.
• Kontroler CAN z dwoma kanałami.
• Kontroler SPI.
• Dwa sterowniki SSP, z możliwościami FIFO i multi-protokołu. Jeden jest alternatywą dla portu SPI, dzieląc jego przerwę i piny. Mogą być używane z sterownikiem GPDMA.
• Trzy interfejsy I2C-bus (jeden z otwartym odpływem i dwa ze standardowymi szpilkami przycisku).
• Interfejs I2S (Inter-IC Sound) do cyfrowego wprowadzenia lub wyjścia dźwięku.
• Pozostałe urządzenia peryferyjne:~ Interfejs karty pamięci SD/MMC.
• 104 Piny I/O ogólnego przeznaczenia z konfigurowalnymi rezystorami pociągającymi/opadającymi.
• 10-bitowy ADC z multipleksem wejściowym pomiędzy 8 pinami.
• 10-bitowy DAC.
• Cztery czasowniki/liczników ogólnego przeznaczenia z 8 wejściami do przechwytywania i 10 wyjściami do porównywania.
• Jeden blok PWM/timera z obsługą trójfazowego sterowania silnikiem.
• Zegar w czasie rzeczywistym (RTC) z oddzielnym pinem zasilania, źródłem zegara może być oscylator RTC lub zegar APB.
• 2 kB SRAM zasilane z pinu zasilania RTC, umożliwiające przechowywanie danych po wyłączeniu pozostałej części układu.
• WatchDog Timer (WDT). WDT może być zegarem z wewnętrznego oscylatora RC, oscylatora RTC lub zegarem APB.
• Standardowy interfejs testowania/debugingu ARM dla kompatybilności z istniejącymi narzędziami.
• Moduł śledzenia emulacji obsługuje śledzenie w czasie rzeczywistym.
• Jednorazowe źródło zasilania o mocy 3,3 V (3,0 V do 3,6 V).
• Cztery zewnętrzne wejścia przerwy konfigurowalne jako czułe na krawędzi/poziomie.
• Przebudzenie procesora z trybu wyłączania mocy za pomocą dowolnego przerwania, który może działać w trybie wyłączania mocy (w tym przerwy zewnętrzne, przerwy RTC, aktywność USB, przerwy Ethernet).
• Dwie niezależne domeny zasilania pozwalają na precyzyjną regulację zużycia energii w oparciu o potrzebne cechy.
• Każde urządzenie peryferyjne posiada własny dzielnik zegara w celu dalszej oszczędności energii.
• Wykrycie przerwy z oddzielnymi progami przerwania i przymusowego resetu.
• Zresetuj zasilanie na chipie.
• Oscylator krystaliczny na układzie z zakresem pracy od 1 MHz do 25 MHz