MPC8536ECVJAULA Mikroprocesory - MPU Power QUICC 32 bit Power Arch SoC

• Wysokiej wydajności, 32-bitowe rdzeń e500, skalowalny do 1,5 GHz, który wdraża

Architektura®technologia

36-bitowe fizyczne adresowanie

Wbudowane APU z płynnym kropką o podwójnej precyzji przy użyciu 64-bitowych operand

Wbudowane wiertnicze i skalarne jednoprecyzyjne APU z pętlą unoszącą się przy użyciu 32- lub 64-bitowych operand

¢ Jednostka zarządzania pamięcią (MMU)

• Zintegrowana pamięć podręczna L1/L2

¢ L1 pamięć podręczna ¢ 32-Kbyte danych i 32-Kbyte instrukcji

L2 cache 512-Kbyte (8-stronny zestaw skojarzeniowy)

• Kontroler pamięci DDR2/DDR3 SDRAM z pełną obsługą ECC

¢ Do 333 MHz (prędkość transmisji danych 667 MHz)

Wsparcie do 16 Gbytów pamięci głównego

Wykorzystując ECC, wykrywa i koryguje wszystkie błędy jednobitowe oraz wykrywa wszystkie błędy dwubitowe i wszystkie błędy

W czasie gryzienia.

¢ Wzywanie poziomu zarządzania energią w systemie poprzez stwierdzenie, że sygnał MCKE SDRAM jest włączony do

w tryb uśpienia o niskim zużyciu energii

¢ Zarówno opcje sprzętowe, jak i oprogramowania wspierające pamięć główną zasilaną baterią

• Zintegrowany silnik bezpieczeństwa (SEC) zoptymalizowany do przetwarzania wszystkich algorytmów związanych z IPsec, IKE,

SSL/TLS, iSCSI, SRTP, IEEE Std 802.16eTM i 3GPP.

¢ silnik XOR do sprawdzania parytetu w aplikacjach pamięci masowej RAID

• Zwiększone interfejsy seryjnych urządzeń peryferyjnych (eSPI)

• Dwa ulepszone trzyprędkościowe sterowniki Ethernet (eTSEC) z obsługą SGMII

Wsparcie trójprędkości (10/100/1000 Mbps)

¢ dwa IEEE Std 802.3®, IEEE 802.3u, IEEE 802.3x, IEEE 802.3z,

Kontrolery zgodne z IEEE 802.3ac, IEEE 802.3ab i IEEE Std 1588TM

Wsparcie dla różnych fizycznych interfejsów Ethernet: GMII, TBI, RTBI, RGMII, MII, RGMII, RMII i SGMII

Wspieranie akceleracji TCP/IP i funkcji QOS

Wsparcie dla rozpoznawania adresów MAC i statystyk RMON

¢ Wspieranie analizy ARP i generowanie zdarzeń budzących na podstawie wyników analizy podczas głębokiej analizy

tryb snu

Wspieranie akceptacji i przechowywania pakietów w trybie głębokiego snu

• Interfejsy dużych prędkości (wielokrotne) obsługujące:

3 interfejsy PCI Express

Kompatybilny z PCI Express 1.0a

¢ Jeden interfejs x8/x4/x2/x1 PCI Express

W przypadku, gdy wprowadzone jest nowe urządzenie, w przypadku gdy wprowadzone jest nowe urządzenie, należy wprowadzić nowe urządzenie.

Dwa interfejsy SGMII Dwa sterowniki Serial ATA (SATA) obsługują szybkości transmisji danych SATA I i SATA I

• Kompatybilny z PCI 2.2 sterownik PCI

• Trzy uniwersalne sterowniki dwufunkcyjne (USB) spełniają specyfikację USB w wersji 2.0

• 133-MHz, 32-bitowa, rozbudowana lokalna szyba (eLBC) z kontrolerem pamięci

• Zwiększony zabezpieczony cyfrowy kontroler hosta (eSDHC) używany do interfejsu karty SD/MMC

zdolność z eSDHC

• Zintegrowany czterokanałowy sterownik DMA

• Wsparcie podwójnego I2C i podwójnego uniwersalnego asynchronicznego odbiornika/przesyłacza (DUART)

• Programowalny sterownik przerywania (PIC)

• Zarządzanie energią, niska moc w stanie gotowości

Wspiera tryb drzemki, drzemki, snu, biegania i głębokiego snu

¢ Włączanie PMC: aktywność LAN, połączenie USB lub zdalne budzenie, GPIO, wewnętrzny czy zewnętrzny zegar

zdarzenie przerwania

• Monitor wydajności systemu

• Kompatybilny z IEEE Std 1149.1TM, skanowanie graniczne JTAG

• Pakiet FC-PBGA o wielkości 783 szpilów, 29 mm × 29 mm