GS8160Z36DGT-200 SRAM 2,5 lub 3.3V 512K x 36 18M układy scalone

Kategoria:
Układy scalone ICS
Cena £:
Email us for details
Metoda płatności:
Paypal, TT, Western Union
Specyfikacje
Kod danych:
Najnowszy kod
Wysyłka wg:
DHL/UPS/Fedex
Warunki:
Nowe*Oryginalne
Gwarancja:
365 dni
Bez ołowiu:
Zgodne z wymogami Rohs
Czas realizacji:
Natychmiastowa wysyłka
Pakiet:
TQFP-100
Styl montażu:
SMD/SMT
Wprowadzenie
GS8160Z36DGT-200 SRAM 2,5 lub 3.3V 512K x 36 18M układy scalone
Technologia GSI | |
Kategoria produktu: | SRAM |
RoHS: | Szczegóły |
18 Mbit | |
512 k x 36 | |
6.5 ns | |
200 MHz | |
Równoległe | |
3.6 V | |
2.3 V | |
210 mA | |
0 C | |
+ 85 C | |
SMD/SMT | |
TQFP-100 | |
Płytka | |
Marka: | Technologia GSI |
Typ pamięci: | SDR |
Wrażliwe na wilgoć: | - Tak, proszę. |
Rodzaj produktu: | SRAM |
Zestaw: | GS8160Z36DGT |
Podkategoria: | Pamięć i przechowywanie danych |
Rodzaj: | Rurociąg NBT/Przepływ |
Masę jednostkową: | 0.578352 uncji |
Opis
GS8160Z36DGT to 18Mbit Synchronous Static SRAM.
lub innych przewodowych pamięci SRAM do odczytu/podwójnego zapisu w późnym czasie lub przepływu przez SRAM do odczytu/jedynego zapisu w późnym czasie, umożliwiające wykorzystanie
całej dostępnej szerokości pasma przycisku poprzez wyeliminowanie konieczności wstawiania cykli wyłączenia podczas włączania urządzenia
Ponieważ jest to synchroniczne urządzenie, adres, dane wejściowe, i czytanie / pisanie kontroli
Wprowadzane dane są rejestrowane na wschodzącym krawędzi zegarka wejściowego.
Asynchroniczne wejścia obejmują funkcję włączenia trybu uśpienia (ZZ) i włączenia trybu wyjścia.
Wyjście Enable może być używany do przewrotu sterowania synchronicznego sterowników wyjścia i obrócić pamięci RAM
Cykle zapisu są wewnętrznie samodzielne i inicjowane przez wschodzący krawędź
Ta funkcja eliminuje złożone generowanie impulsu zapisu na chipie wymagane przez asynchroniczne
GS8160Z36DGT może być skonfigurowany przez użytkownika do obsługi
w trybie rurociągu lub przepływu.
do rejestrów aktywowanych przez krawędź wschodzącą, które rejestrują sygnały wejściowe, urządzenie zawiera
W przypadku cyklów odczytu dane wyjściowe SRAM w trybie przewodnim są tymczasowo przechowywane przez krawędź uruchomioną przez
rejestr wyjścia podczas cyklu dostępu, a następnie przekazywany sterownikom wyjścia przy następnym wznoszącym się krawędzi zegarka.
Cechy
- Funkcja NBT (No Bus Turn Around) pozwala na zerowe oczekiwanie na odczytywanie, pisanie i odczytywanie.- Nie.
- Kompatybilne z systemami napędowymi i przepływowymi w systemach SRAM NtRAMTM, NoBLTM i ZBTTM
- 2.5 V lub 3.3 V +10%/~10% zasilania rdzenia
- 2.5 V lub 3.3 V zasilanie I/O
- Moduł Pipeline i Flow Through konfigurowany przez użytkownika
- Pin LBO dla trybu Liniowego lub Interleave Burst
- Pin kompatybilny z urządzeniami o pojemności 2Mb, 4Mb, 8Mb, 36Mb, 72Mb i 144Mb
- Operacja zapisu bajtów (9-bitowych bajtów)
- 3 chipy umożliwiają sygnały do łatwego poszerzania głębokości
- ZZ Pin do automatycznego wyłączenia
- Dostępny pakiet TQFP z 100 ołowiami zgodny z RoHS
Wyślij zapytanie ofertowe
Magazyn:
MOQ:
1pcs