CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 Integrowane obwody SRAM
CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 Pipeline SRAM
| CYPRYS | |
| Kategoria produktu: | SRAM |
| RoHS: | Szczegóły |
| 9 Mbit | |
| 256 k x 36 | |
| 3.5 ns | |
| 166 MHz | |
| Równoległe | |
| 3.6 V | |
| 3.135 V | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| LQFP-100 | |
| Płytka | |
| Marka: | CYPRYS |
| Typ pamięci: | SDR |
| Wrażliwe na wilgoć: | - Tak, proszę. |
| Rodzaj produktu: | SRAM |
| Zestaw: | CY7C1360S |
| Podkategoria: | Pamięć i przechowywanie danych |
Opis funkcjonalny
CY7C1360C/CY7C1362C SRAM integruje 262,144 x 36 i 524,288 x 18 komórek SRAM z zaawansowanymi
wszystkie wejścia synchroniczne
Wprowadzane są przez rejestry sterowane przez pozytywnie uruchamiany wpis zegarowy (CLK).
zawiera wszystkie adresy, wszystkie wejścia danych, adres-rurociąg Chip Enable (CE1), głębokość ekspansji Chip Enables
(CE2 i CE3), wejścia Burst Control (ADSC, ADSP i ADV), Write Enables (BWX i BWE) oraz Global
Wpływy asynchroniczne obejmują Output Enable (OE) i pin ZZ.
Adresy i chipy są rejestrowane na górnej krawędzi zegara, gdy albo Address Strobe Processor
Następne adresy burst mogą być wewnętrznie
wygenerowane pod kontrolą szpilki Advance (ADV).
Adres, dane wejściowe i sterowanie zapisywaniem są rejestrowane na układzie, aby rozpocząć samoczynny cykl zapisywania.
obsługuje operacje zapisu bajtów (patrz opis szpilki i tabela prawdy dla dalszych szczegółów).
GW, gdy aktywny LOW powoduje
Wszystkie bajty do zapisania.
CY7C1360B/CY7C1362B działa z źródła zasilania +3,3V, podczas gdy wszystkie odcięcia mogą działać z
Wszystkie wejścia i wyjścia są zgodne ze standardem JEDEC JESD8-5.
Cechy
• Wspiera obsługę autobusu do 250 MHz
• Dostępne stopnie prędkości to 250, 200 i 166 MHz
• Zarejestrowane wejścia i wyjścia do obsługi rurociągów
• Zasilanie rdzenia 3,3 V
• 2.5V/3.3V I/O
• Szybkie czasy odbioru
¢ 2,8 ns (dla urządzenia o częstotliwości 250 MHz)
W przypadku urządzenia o częstotliwości 200 MHz
¢ 3,5 ns (dla urządzenia o częstotliwości 166 MHz)
• Zapewnienie wysokiej wydajności 3-1-1-1
• Użytkownik może wybrać licznik wybuchu, obsługujący sekwencje wybuchu Intel® Pentium® z wzajemnymi lub liniowymi sekwencjami
• Oddzielne strobowce adresowe procesora i sterownika
• Synchroniczne samoczynne pisanie
• Włączenie wyjścia asynchronicznego
• Wyłączanie chipów jednokrotnych
• Dostępne w 100-pinie TQFP bez ołowiu, 119-kułkowym BGA i 165-kułkowym fBGA
• TQFP dostępny z funkcją 3-Chip i 2-Chip
• Skanowanie graniczne zgodne z IEEE 1149.1 JTAG
• Opcja trybu uśpienia
