EP2S30F672I5N Rozszerzona konfiguracja (EPC) Urządzenia obwody scalone IC
Kategoria:
Układy scalone ICS
Cena £:
Email us for details
Metoda płatności:
Paypal, TT, Western Union
Specyfikacje
Kod danych:
Najnowszy kod
Wysyłka wg:
DHL/UPS/Fedex
Warunki:
Nowe*Oryginalne
Gwarancja:
365 dni
Bez ołowiu:
Zgodne z wymogami Rohs
Czas realizacji:
Natychmiastowa wysyłka
Pakiet:
FBGA672
Styl montażu:
SMD/SMT
Wprowadzenie
EP2S30F672I5N Rozszerzona konfiguracja (EPC) Urządzenia obwody scalone IC
| Altera | |
| Kategoria produktu: | Ulepszone urządzenia konfiguracyjne |
| RoHS: | Szczegóły |
| SMD/SMT | |
| FBGA672 | |
| Marka: | Texas Instruments |
| Produkt: | Ulepszone urządzenia konfiguracyjne |
| Rodzaj produktu: | Ulepszone urządzenia konfiguracyjne |
| Podkategoria: | PMIC - układy integracyjne do zarządzania energią |
| Rodzaj: | Ulepszone urządzenia konfiguracyjne |
| Masę jednostkową: | 00,001270 uncji |
FunkcjeUrządzenia EPC oferują następujące funkcje:
■ rozwiązanie konfiguracji pojedynczego układu dla Altera ACEX 1K, APEX 20K (w tym APEX 20K, APEX 20KC,
oraz APEX 20KE), APEX II, Arria ▌GX, Cyclone ▌,Cyclone II, FLEX ▌10K (w tym FLEX 10KE i FLEX 10KA),
Urządzenia Mercury, Stratix II i Stratix II GX
■ Zawiera pamięć flash o pojemności 4, 8 i 16 MB do przechowywania danych konfiguracyjnych
■ Funkcja dekompresji na chipie niemal podwaja efektywną gęstość konfiguracji
zestaw kontrolerów złożony z jednego zestawu chipów
■ Zewnętrzny interfejs flash umożliwia równoległe programowanie flash i dostęp zewnętrznego procesora do nieużywanych urządzeń
części pamięci
■ możliwość zabezpieczenia bloku pamięci flash lub sektora za pomocą zewnętrznego interfejsu flash
■ Wspierane w urządzeniach EPC4 i EPC16
■ Wsparcie trybu stron dla zdalnej i lokalnej konfiguracji z maksymalnie ośmioma konfiguracjami dla całego systemu
■ Kompatybilny z funkcją konfiguracji systemu zdalnego serii Stratix ■ Wspiera tryb konfiguracji bajtów
szybki pasywny równoległy (FPP) z 8-bitowym wyjściem danych na cykl DCLK
■ Wspiera prawdziwą konfigurację równoległą n-bitową (n = 1, 2, 4 i 8) Altera FPGA
Czas ponownego włączenia zasilania (POR) 2 ms lub 100 ms
■ Zegar konfiguracyjny obsługuje programowalne źródło wejścia i syntezę częstotliwości
■ Wsparcie dla wielu konfiguracji źródeł zegara (wewnętrzny oscylator i zewnętrzny pin wejściowy zegara)
■ Zewnętrzne źródło zegara o częstotliwościach do 100 MHz ■ Wewnętrzny oscylator ustawiony jest domyślnie na 10 MHz i można
programowanie oscylatora wewnętrznego na wyższe częstotliwości 33, 50 i 66 MHz
■ Synteza zegara obsługiwana za pomocą programowalnego przez użytkownika licznika dzielenia
■ Dostępne w 100-pinie plastikowym quad flat pack (PQFP) i 88-pinie UltraFineLine BGA (UFBGA)
■ Migracja pionowa pomiędzy wszystkimi urządzeniami obsługiwanymi w 100-pinie PQFP
■ napięcie zasilania 3,3 V (rdzeń i I/O)
■ sprzęt zgodny ze specyfikacją programowalności wewnątrzsystemów (ISP) IEEE Std. 1532 ■ obsługa ISP
używając Jam Standard Test and Programming Language (STAPL)
■ Wspiera skanowanie granic JTAG
■ Pin nINIT_CONF pozwala prywatnej instrukcji JTAG na uruchomienie konfiguracji FPGA
■ Wewnętrzny rezystor pociągania na pinie nINIT_CONF zawsze włączony
■ Słabe wewnętrzne rezystory odciągające programowalne przez użytkownika na szpilkach nCS i OE
■ Wewnętrzne słabe rezystory przyciągania na zewnętrznych interfejsach błyskowych, adresy i linie sterowania, przytrzymaj przyczepę na liniach danych
■ Tryb gotowości z zmniejszonym zużyciem energii
Wyślij zapytanie ofertowe
Magazyn:
MOQ:
1pcs
