GS8320Z36AGT-200 SRAM 2,5 lub 3.3V 1M x 36 36M IC złączonych obwodów
Kategoria:
Układy scalone ICS
Cena £:
Email us for details
Metoda płatności:
Paypal, TT, Western Union
Specyfikacje
Kod danych:
Najnowszy kod
Wysyłka wg:
DHL/UPS/Fedex
Warunki:
Nowe*Oryginalne
Gwarancja:
365 dni
Bez ołowiu:
Zgodne z wymogami Rohs
Czas realizacji:
Natychmiastowa wysyłka
Pakiet:
BGA-165
Styl montażu:
SMD/SMT
Wprowadzenie
GS8320Z36AGT-200 SRAM 2,5 lub 3.3V 1M x 36 36M
| Technologia GSI | |
| Kategoria produktu: | SRAM |
| RoHS: | Szczegóły |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Równoległe | |
| 3.6 V | |
| 2.3 V | |
| 205 mA, 240 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| TQFP-100 | |
| Płytka | |
| Marka: | Technologia GSI |
| Typ pamięci: | SDR |
| Wrażliwe na wilgoć: | - Tak, proszę. |
| Rodzaj produktu: | SRAM |
| Zestaw: | GS8320Z36AGT |
| 18 | |
| Podkategoria: | Pamięć i przechowywanie danych |
| Nazwa handlowa: | NBT SRAM |
| Rodzaj: | Rurociąg NBT/Przepływ |
T
GS8320Z36AGT to 36Mbit Synchronous Static SRAM.
przewodowe odczytywanie/podwójne opóźnianie zapisu lub przepływ przez odczytywanie/jednorazowe opóźnianie zapisu SRAM, umożliwiające wykorzystanie całej dostępnej szerokości pasma przycisku
Wykluczając konieczność wstawiania cykli deselect, gdy urządzenie jest przełączane z cykli odczytu do zapisu.
urządzenie synchroniczne, adres, dane wejściowe oraz dane wejściowe kontroli odczytu/zapisu są rejestrowane na górnej krawędzi zegara wejściowego.
Aby działać prawidłowo, należy połączyć kontrolę burst order (LBO) z szybą napędową.
włączyć (ZZ) i Output Enable. Output Enable może być używany do anulowania sterowania synchronicznego sterowników wyjściowych i
Cykle zapisu są wewnętrznie samodzielne i inicjowane przez wznoszącą się krawędź pamięci RAM.
Funkcja ta eliminuje złożone generowanie impulsów zapisu na chipie wymagane przez asynchroniczne pamięci SRAM i upraszcza
GS8320Z36AGT może być skonfigurowany przez użytkownika do pracy w trybie rurociągu lub przepływu.
Funkcjonowanie jako urządzenie synchroniczne w trybie rurowym, co oznacza, że oprócz wznoszącego się krawędzi wyzwalają rejestry, które przechwytują wejście
W przypadku cykli odczytu, przewodowe dane wyjściowe SRAM są tymczasowo
zapisywane przez krawędzi wywołane rejestr wyjścia podczas cyklu dostępu, a następnie wydane do sterowników wyjścia w następnym wznoszącym
GS8320Z36AGT jest wdrożony z technologią CMOS o wysokiej wydajności GSI i jest dostępny w wersji
JEDEC standardowy pakiet TQFP 100-pin.
Kluczowe cechy
- Funkcja NBT (No Bus Turn Around) pozwala na zerowe oczekiwanie na odczytywanie, pisanie i odczytywanie. W pełni kompatybilny z pinami
- wprowadzane przez rurociąg i przepływające przez SRAM NtRAMTM, NoBLTM i ZBTTM
- 2.5 V lub 3.3 V +10%/~10% zasilania rdzenia
- 2.5 V lub 3.3 V zasilanie I/O
- Moduł Pipeline i Flow Through konfigurowany przez użytkownika
- Pin LBO dla trybu Liniowego lub Interleave Burst
- Pin kompatybilny z urządzeniami o pojemności 2Mb, 4Mb, 8Mb i 16Mb
- Operacja zapisu bajtów (9-bitowych bajtów)
- 3 chipy umożliwiają sygnały do łatwego poszerzania głębokości
- ZZ Pin do automatycznego wyłączenia
- Dostępny pakiet TQFP z 100 ołowiami zgodny z RoHS
Wyślij zapytanie ofertowe
Magazyn:
MOQ:
1pcs
